一种片上嵌入式Flash测试接口的设想

一种片上嵌入式Flash测试接口的设想

做者：

钱劲宇，强小燕，屈凌翔

做者单元：

摘要：

Flash存储器具有功耗低、存储容量大、体积小等特点,被普遍应用于嵌入式系统。目前Flash存储器大都利用串行接口停止擦写测试，存在着测试效率低、测试成本高档问题。针对以上问题，设想并实现了一种片上嵌入式Flash的测试接口。连系片上嵌入式Flash的接口特点和时序要求，设想了基于多线SPI的测试接口，并在确保不变性的情况下实现了对多块Flash存储器并行测试的设想，进步了测试速度。通过NCverilog仿实成果表白，该设想有效缩短了测试时间，到达了测试要求，并胜利应用于一款*2位浮点微处置器中。

引言：

跟着信息手艺的飞速开展，用户对数据存储系统的容量、功耗、速度等要求也越来越严酷 [1-2] 。Flash存储器相对传统的存储器件RAM而言，具有集成度高、体积小、成本低等长处 [*-4] ，因而跟着集成电路的规模越来越大，Flash存储器飞速开展，逐步成为系统芯片支流的容量存储媒体 [*] 。

目前Flash存储器在完成设想后，凡是将串行尺度接口做为测试接口停止擦写测试，而串行时钟频次比力低，传输数据慢，测试效率低。另一方面，Flash存储器的测试往往存在着擦除、编程数据比力慢的问题，那对存在多块Flash的芯片产生了庞大的测试量，需要停止大量反复的测试，招致需要的测试时间较长 [6-*] ，因而，若何进步测试效率，简化测试流程，在Flash测试中显得尤为重要。

本文对片上Flash存储器增加了测试接口，设想了片外测试通道，实现了片上嵌入式Flash的可测试性。为了进步测试速度，降低测试成本，一方面，设想了基于1/2/4/8线多线传输的SPI测试接口，在兼容串行传输数据的同时撑持并行传输数据，另一方面，在确保不变性的情况下，实现了灵敏选定1/2/*块Flash存储器并行擦写测试的设想。

文章来源：《电子手艺应用》杂志*月刊

，下载论文PDF

点